EDA 高速デジタル設計 情報サイト
高速デジタルデザイン向け設計ツール（回路シミュレータ、電磁界シミュレータ）の情報を集約したサイトです。
最新のニュースリリース、技術資料、ビデオ、製品カタログ、セミナーのご紹介など、幅広い情報を提供いたします。
無料オンラインチュートリアル
無料のオンラインチュートリアルでキーサイトのシミュレーション製品の優れた性能をご体験下さい。
ADS SIPro/PIPro 高速デジタルエンジニアのためのシミュレーション技術体験セミナー
（演習用Ｗorkspace付）
プリント基板のレイアウト情報を元に電磁界解析を実施して、得られた伝送路の特性
(Sパラメータ)を用いたアイパターンなどのシミュレーションを体験できます。
試作前もしくは実測不可能な対象物における評価検討を行います。
PathWave ADSの高速デジタル設計ソリューション
ソリューションの詳細は、以下よりご覧ください。
将来に対応したメモリデザイン
DDR5やGDDR6などの次世代のダブルデータ速度（DDR）のメモリにより、大幅に優れた性能を実現します。 また、これらの基準によりSIの新たな課題も生じます。 設計者はレシーバー用のIBIS-AMIモデルを生成し、DDRチャネルの正確な 電磁（EM）モデルを抽出し、特定のビット・エラー・レートにおけるアイマスクに対するマージンを予測する必要があります。
メモリデザイン用のPathWave ADSは、EMモデルのセットアップと抽出、バスのシミュレーション、コンプライアンステストの実行に必要なエンジニアリングの労力を最小限に抑えます。 Memory DesignerとSIProの機能を組み合わせることで、以前よりも5倍速くエンドツーエンドのDDR解析をセットアップすることができます。
アプリケーションノート
ホワイトぺーパー
eBook
高速デジタル規格は、新しい技術からのデータ需要に対応するために急速に進化しています。このeBookでは、ホリスティックな高速デジタル設計を成功させるために知っておくべき4つのポイントをご紹介します。
データシート
高速シリアルのシグナルインテグリティー
新しい個々のデジタル規格により、速度はより速く、周波数はより高くなっています。シグナルインテグリティーのエンジニアは、最適なビアのデザイン、クロストーク、信号損失、イコライゼーションの管理を含むチャネルのデザインに自信をもつ必要があります。
PathWave ADSの先進的なチャネル・シミュレーションにより、パルスド振幅変調（PAM-4、PAM-3、PAM-N）のシグナリングスキームをシミュレートすることができます。 さらに、高速で正確なシグナルインテグリティーのEM解析を使用して、構築完成前に重要なエラーを取得することで、100%のボード成功率を達成できます。
ホワイトペーパー
今日の複雑なボードにおけるシグナルインテグリティーの問題に取り組むことは困難です。SIエンジニアにとっての共通の課題には、クロストーク、信号の損失または歪み、帯域幅の劣化などがあります。 3つのステップで一般的なシグナルインテグリティーの課題を解決してください。
パワーインテグリティー
低電圧、高電流、複数の電源により、パワーインテグリティーの問題は解決が難しく、修正に高額な費用を必要とします。 この課題を克服するには、電力配分ネットワーク（PDNs）の周波数とタイムドメイン解析の凝集性のあるデザインフローが必要です。キーサイトのPIデザインワークフローにより、ダイナミックな負荷により生じるワーストケースのリップルを視覚化し、最適な低ノイズPDNを設計することができます。
ホワイトペーパー
シミュレーションおよび測定ベースのワークフローにより、パワーインテグリティエンジニアは、無共振電源供給を設計し不正な過渡電圧を回避することが可能になります。
アプリケーションノート
クラウドに移動させてシミュレーションを5倍高速に
クラウド・テクノロジーの最新の革新は、電子設計とシミュレーションの世界へと進化しました。 デザインのワークススペースのサイズはギガバイトになることもあり得ますが、必要なファイルのシミュレーションはわずか10メガバイトかもしれません。 シミュレーションのためにワークスペースのファイル全体を使用する必要はありません。
クラウド・シミュレーションでは、ソフトウェアはシミュレーションを実行するために必要な数ファイルのみを送信します。 高性能のコンピューティングとクラウド・シミュレーションを使用して、デザインチームはシミュレーションの時間を80%以上短縮できます。
Keysight Blog
今日の複雑なボードにおけるシグナルインテグリティーの問題に取り組むことは困難です。SIエンジニアにとっての共通の課題には、クロストーク、信号の損失または歪み、帯域幅の劣化などがあります。 3つのステップで一般的なシグナルインテグリティーの課題を解決してください。
オンデマンドセミナー
いつでも受講可能な、設計／測定エンジニアのための無料のe-Learningコースです。EDAカテゴリーのHigh-Speed Digital Circuit Designコースには、以下のような高速デジタル設計に関するセミナーを多数ご用意しています。
・ High-Speed Digital Overview
高速デジタル設計、SI、伝導EMI、PathWave ADS 2023の高速デジタル関連のアップデート
・高速デジタル規格のシミュレーション
USB4、DDR5など
・SignaI Integrity / Power Integrity、SerDes AMIモデル …など
このウェビナーシリーズでは、当社のエキスパートが、シグナルインテグリティー、パワーインテグリティー、EMIシミュレーションおよび解析に関して、キーサイトの最高クラスのSerDesおよびメモリ・シミュレーション・プラットフォームであるPathWave ADSの最先端のアプリケーションをご紹介します。
・ PathWave ADSで伝導EMIシミュレーションを容易に実現
・ 組込みシステム設計のためのPCIe Gen5のシミュレーション
・ パワーインテグリティーのためのコンデンサの選択と配置の最適化
動画リスト
General
PathWave ADSにおけるHPC
(High-Performance Computing)
ABL(ADS Board Link)を利用した
Zuken CR-8000 Design Forceとの
レイアウト連携フロー
ノイズ問題や誤動作のリスク？
厄介な終端のないバッファの検証の例
高速デジタル
コストダウンに繋げるSI/PI解析手法
PathWave ADS 2021 SI解析向け
「見逃せない3つのアップデート」
PathWave ADSを用いた
SerDesのイコライザのシミュレーション
電源トラブル対策
電源トラブル対策は可視化が第一歩！
PIProによる基板の電源解析のご紹介 [DC解析編]
電源トラブル対策は可視化が第一歩！
PIProによる基板の電源解析のご紹介 [熱解析編]
電源トラブル対策は可視化が第一歩！
PIProによる基板の電源解析のご紹介 [AC解析編]
メモリ関連
BGAパッケージにプロービングできず
波形観測にお困りですか？これで解決！
～観測点移動(Virtual Probing)のご紹介～
RapidScan-Z0による
基板上の配線の高速なチェック
PathWave ADS SIProとMemory Designerを
活用したDDRメモリのシミュレーション
ニュースリリース
お問い合わせ
営業／エンジニアとの双方向コミュニケーション、セミナーやデモ、
個別の打ち合わせを通して、お客様の課題に合わせたご提案をいたします。
ご希望のお客様は、下記のボタンより、お気軽にお問い合わせ下さい。
This website is produced by Satoshi Takeshige.
Learn more about our commitment to privacy: Keysight Privacy Statement
© Keysight Technologies
© Keysight Technologies